امروزه حافظه های استاتیک یکی از قسمت های مهم مدارات دیجیتال می باشند و به علت سرعت و قدرت مناسب، در ساخت پردازنده ها، به کارگرفته می شوند. همچنین از حافظه های استاتیک به منظور ایجاد حافظه های نهان استفاده می شود. با افزایش درخواست کاربردهای باطری محور، توجه ویژه ای به متدهای کاهش توان مصرفی بلوک های حافظه شده است. سلول های حافظه های استاتیک اغلب در مد نگهداری داده هستند. علاوه بر این با بزرگ شدن سایز حافظه های استاتیک، توان استاتیک اهمیت ویژه ای می یابد و بخش بیشتر توان مصرفی را به خود اختصاص می دهد، در نتیجه کاهش توان استاتیک در اولویت طراحی قرار می گیرد. در این مقاله یک سلول جدید حافظه ارائه شده است که کاهش توان استاتیک را به همراه دارد. در این طرح با قابلیت مسیر خواندن و نوشتن جداگانه، توان استاتیک نسبت به سلول سنتی شش ترانزیستوری %21/78 کاهش و حاشیه نویز استاتیک خواندن نسبت به سلول سنتی شش ترانزیستوری %59/202 افزایش یافته است. به منظور ارزیابی عملکرد سلول ارائه شده و مقایسه نتایج، شبیه سازی ها در تکنولوژیTSMC 130nm CMOS و تحت ولتاژ تغذیه 2/1 ولت صورت پذیرفته است.

در این مقاله به منظور بهبود سرعت و تراکم SRAMها، یک سلول پنج ترانزیستوری جدید CMOS ارایه شده است. از این سلول جدید می توان در تولید SRAMها با تراکم بالا و سرعت زیاد استفاده کرد. سلول جدید از یک bit-line در طول عملیات خواندن و نوشتن استفاده می کند و داده خود را با استفاده از فیدبک مثبت و جریان نشتی ترانزیستورها بدون استفاده از سیکل تازه سازی نگهداری می کند. در قوانین طراحی Layout یکسان سلول جدید 18 درصد مساحت کمتری نسبت به سلول شش ترانزیستوری پایه اشغال می کند و در شبیه سازی های انجام شده توسط HSPICE 2008 در تکنولوژی 0.25mm سرعت سلول جدید 27 درصد از سلول شش ترانزیستوری پایه بیشتر است. همچنین نتایج تحلیلی به دست آمده در این مقاله دلالت بر افزایش سرعت سلول جدید نسبت به سلول شش ترانزیستوری پایه دارند.

امروزه با پیشرفت روز افزون تکنولوژی، نیاز به مدارات و حافظه های پرسرعت با حفظ پایداری و مصرف توان کم افزایش یافته است. در این مقاله، یک سلول SRAM نه ترانزیستوری پایدار و بهبود یافته برای کاربردهای پر سرعت با مصرف کم توان نشتی پیشنهاد شده است. در این طرح، از دو تکنیک تفکیک مسیر خواندن و نوشتن و تکنیک " stack effect" به طور همزمان به منظور بهبود عملکرد خواندن و نوشتن استفاده شده است. نتایج شبیه سازی در تکنولوژی CMOS 32 نانومتری نشان می دهد که سلول پیشنهادی در ردیف سلول های بسیار سریع قرار می گیرد. این در حالی است که توان نشتی سلول پیشنهادی نسبت به سلول های سریع 16 تا 41 درصد کاهش یافته است. لازم به ذکر است که پایداری سلول پیشنهادی در مد خواندن نسبت به سلول 6 ترانزیستوری پایه تقریبا دو برابر شده است.

سلول حافظه SRAM شش ترانزیستوری معمولی در ولتاژهای کم قابلیت نوشتن مناسبی ندارد و نیز دچار خطاهای خواندن می شود. در این مقاله با ارائه یک طرح هشت ترانزیستوری برای سلول حافظه، علاوه بر بهبود قابلیت نوشتن، میزان خطای خواندن نیز به شدت کاهش یافته است. بدین ترتیب سلول ارائه شده توانایی کارکردن در ولتاژهای زیرآستانه در حد 275 میلی ولت را دارد، در حالی که سلول حافظه شش ترانزیستوری معمولی فاقد این قابلیت است. با طراحی سلول ارائه شده و سلول شش ترانزیستوری معمولی و نیز سه سلول دیگر از بین مقالات اخیر برای مقایسه در تکنولوژی 90 نانومتر صنعتی و انجام شبیه سازی با HSPICE ملاحظه شد که طرح مذکور در ولتاژ تغذیه 800 میلی ولت، تاخیر خواندن و نوشتن را به ترتیب به میزان 50% و 47.5%، نسبت به بهترین طرح از بین چهار طرح فوق کاهش داده است. همچنین میزان بهبود توان مصرفی یک عمل نوشتن در این ولتاژ، نسبت به بهترین طرح، 40% بوده است. از بین پنج طرح مقایسه شده، تنها طرح ارائه شده ما قابلیت کارکرد صحیح در ولتاژهای زیر آستانه را دارد. در انتها با تهیه چینش طرح ارائه شده در تکنولوژی 180 نانومتر صنعتی و انجام شبیه سازی بعد از چینش، اثر اضافه شدن پارامترهای پارازیتی در مدار چینش را مورد بررسی قرار داده ایم.

دراین مقاله با استفاده از ترانزیستورهای نانوتیوبی با طول کانال 22نانومتر، یک سلول حافظه موقت استاتیک دوازده ترانزیستوری پیشنهاد شده است. در این مدار با استفاده از معکوسکننده اشمیتتریگری، احتمال ایجاد خطای خواندن، کاهش یافته است. همچنین با دوتایی کردن ترانزیستورهای بالاکش و پایین کش، حاشیه امنیت نویز مدار بهینه شده و توان نشتی نیز کاهش یافته است. زمان عملیاتهای خواندن و نوشتن، با جدا سازی مسیرهای فرمان خواندن و نوشتن، همچنین تک خروجی کردن سلول در حالت خواندن و سرعت سوییچ بالایی که ترانزیستورهای نانوتیوبی دارند، کنترل شده است. با شبیه سازی مدار توسط نرمافزار HSPICE در شرایط دمایی 25درجه سلسیوس و تغذیه 500 میلیولت، حاشیه امنیت نویز مدار در حالت نگهداری، 214 میلی ولت بدست آمده است و در حالت خواندن با توجه به قابلیت معکوس کننده اشمیت تریگری، حاشیه امنیت نویز مدار به مقدار131 میلی ولت رسیده است. توان نشتی مدار در حالت ایستا، با توجه به کاربرد ترانزیستورهای نانوتیوبی تاحد 013/0 نانو وات کاهش یافته است. مقایسه نتایج شبیه سازی با دیگر مدارهای ارایه شده در مقالات دیگر، نشان می دهد که مدار پیشنهادی قابلیت خوبی درحفظ اطلاعات داشته وبا توجه به توان نشتی کمی که دارد، می تواند در مدارات الکترونیکی مجتمع با توان مصرفی پایین مورد استفاده قرار گیرد.

سیستم خواندن (Charged Coupled Device Read-Out System) CCD دوربین ماهواره ها، نیازمند نسبت سیگنال به نویز بالایی است. علت این مساله، وجود نویزهای خاص و اجتناب ناپذیر محموله تصویربرداری فضایی است. این نویزها شامل نویزهای CCD، نویزهای ماهواره مانند عدم پایداری کامل ماهواره و نویزهای محیطی مانند تداخل اتمسفر، ذرات باردار، حرکت زمین و ماهواره نسبت به هم، و تداخل های الکترومغناطیس است. نویزهای CCD به دلیل ولتاژ کم خروجی آن بخش عمده نویز نهایی سیستم خواندن را تشکیل می دهند. این وضعیت سبب می شود که در صورت طراحی نامناسب مدار خواندن CCD، سیگنال به نویز دوربین دچار افت شدیدی شود. این نویزها به پارامترهای CCD و پارامترهای طراحی مانند دما و فرکانس وابسته است. از طرف دیگر محدوده تغییرات دما و فرکانس در ماهواره را تا حدودی می توان کنترل کرد. الگوریتم ارایه شده در این مقاله، با ملاحظه کلیه محدودیت ها و وابستگی های عملی، پارامترهای سیستم را به شکلی طراحی می کند که نسبت سیگنال به نویز بهینه حاصل شود.

ترانزیستورهای دی کلکوژناید فلزات واسطه (TMDFET) از جمله افزاره های نوظهور هستند که در سال های اخیر مورد توجه محققین قرار گرفته اند. در این مقاله ابتدا اثر تغییر پارامترها، دما و منبع تغذیه بر عملکرد ترانزیستورهای TMDFET در مقایسه با تکنولوژی Si-MOSFET مورد بررسی قرار گرفته است و نتایج بیانگر میزان حساسیت کمتر TMDFET به این تغییرات در مقایسه با افزاره Si-MOSFET است. در ادامه با انتخاب مناسب نسبت های ابعاد ترانزیستورها، به ارزیابی کارایی سلول حافظه دسترسی تصادفی استاتیک شش ترانزیستوری پایه مبتنی بر TMDFET در مقایسه با فناوری Si-MOSFET در تکنولوژی nm 16 پرداخته شده است. شبیه سازی ها در دمای اتاق، ولتاژ تغذیه 7/0 ولت و شرایط یکسان برای هر دو افزاره TMDFET و Si-MOSFET در نظر گرفته شده است. نتایج حاصل از شبیه سازی ها نشان می دهند که در SRAM مبتنی بر ترانزیستور TMDFET مقدار WTP به میزان 44/29% بیشتر و به همین نسبت توانایی نوشتن آن بیشتر است. علاوه بر آن مقدار به میزان 49/49% بیشتر است که بیانگر حاشیه نویز نوشتن بالاتر می باشد. مقدار تأخیر خواندن نیز به اندازه 48/29% کمتر است. به عبارت دیگر یک سلول SRAM مبتنی بر TMDFET از نظر توانایی نوشتن، حاشیه نویز استاتیکی خواندن و تأخیر خواندن عملکرد بهتری نسبت به Si-MOS-SRAM از خود نشان می دهد.